0 引言

　　功耗對于集成電路的進(jìn)一步發(fā)展起著至關(guān)重要的作用，尤其對于集成電路更加精密化的設(shè)計(jì)來說，如果功耗問題難以解決，那么對于更精密更微小的集成電路的研制是個(gè)非常大的阻礙。因此，對集成電路的功耗估計(jì)和降低電路功耗問題已經(jīng)在各個(gè)領(lǐng)域中得以開展。本文在介紹了集成電路的功率損耗研究背景下，首先對低功耗技術(shù)的應(yīng)用進(jìn)行了詮釋，進(jìn)而介紹了集成電路總功耗的估計(jì)方法，最后介紹了在集成電路上進(jìn)行低功耗設(shè)計(jì)的方法。

　　1 低功耗技術(shù)綜述

　　系統(tǒng)中的功率損耗大多是由于集成電路的的工作時(shí)的功率損耗，它主要包括集成電路的供電電壓，工作頻率，電路性能，外部環(huán)境，接口技術(shù)等。

　　系統(tǒng)的功率效率取決于軟、硬件設(shè)計(jì)決策與應(yīng)用系統(tǒng)工作性能的匹配程度。低功耗機(jī)制并不只是針對電池供電設(shè)備的設(shè)計(jì)約束條件，它也是許多高性能有線系統(tǒng)的一個(gè)主要考慮因素。在嵌入式設(shè)計(jì)中使用的處理器的功耗可能只占系統(tǒng)總功耗預(yù)算的較小一部分，但你對系統(tǒng)和軟件體系結(jié)構(gòu)的抉擇可能會對總的處理性能、功率消耗和電磁干擾（EMI）性能產(chǎn)生重大影響。對電池供電的系統(tǒng)而言，較低的總功耗可能意味著你的設(shè)計(jì)得益于更長的電池壽命，亦即能使你選用較小的電池來減少系統(tǒng)的體積、重量和成本。對一些系統(tǒng)來說，通過降低功率的損耗可以減少系統(tǒng)對散熱的過度依賴，這種系統(tǒng)通常自身不會發(fā)出很多的熱量。這種系統(tǒng)不僅放出的熱量少而且發(fā)出的噪音也會很少，這是由于這些系統(tǒng)對風(fēng)扇散熱的需求較少，因此其風(fēng)扇的功率相對較小，從而使得不會發(fā)生大風(fēng)扇造成過度噪音的狀況。這些系統(tǒng)在功率達(dá)到最高點(diǎn)的時(shí)候功率損耗小，能夠承受高功率對器件承受力的影響，從而增強(qiáng)系統(tǒng)的性能。

　　集成電路的功耗可以分為靜態(tài)功耗和動態(tài)功耗。靜態(tài)功耗是指在集成電路不工作時(shí)發(fā)生的功率損耗，盡管電路在靜止?fàn)顟B(tài)下產(chǎn)生功率損耗較小，但是由于系統(tǒng)中電路數(shù)量龐大因此不容忽視。尤其對于長時(shí)間處于不工作狀態(tài)的系統(tǒng)中，其靜態(tài)功耗的積累變得不可忽視。靜態(tài)功耗的原因是三極管 PN 結(jié)反向偏置產(chǎn)生的漏電流，在 PN 結(jié)上產(chǎn)生功率的損耗。雖然漏電流很小，但是由于集成電路中大量的反向偏置產(chǎn)生的漏電流的累積，有可能造成器件的發(fā)熱。降低漏電流大小的方法是完善器件的工藝處理以及降低器件的供電電壓，例如現(xiàn)在大多數(shù)器件都采用 3.3V以取代傳統(tǒng) 5V 供電電壓。這些漏電流廣泛存在于系統(tǒng)的核心芯片以及外圍電路中，對核心芯片的主要影響是造成芯片的過度發(fā)熱，可能造成工作狀態(tài)的錯(cuò)誤，對外圍電路的功率損耗則會造成系統(tǒng)整體上的功率損耗，造成能源的浪費(fèi)。動態(tài)功耗指的是電路在工作過程中產(chǎn)生的信號的變化引起，動態(tài)功耗與系統(tǒng)的供電電壓，頻率等有關(guān)。在長時(shí)間處于運(yùn)行中的系統(tǒng)中動態(tài)功耗占主要部分，靜態(tài)功耗可以忽略，動態(tài)功耗可以用 P=CFU 來進(jìn)行粗略的計(jì)算，這其中 C 是開關(guān)電容，F(xiàn) 為開關(guān)頻率，U 是電源電壓。動態(tài)電容在系統(tǒng)中是由系統(tǒng)自身所影響，主要由系統(tǒng)的生產(chǎn)工藝水平造成的，當(dāng)系統(tǒng)硬件部分已經(jīng)成型后，基本不可能發(fā)生根本性的變化。而電源電壓對動態(tài)功耗的影響較大，隨著電源電壓的提升，動態(tài)功耗呈現(xiàn)出直線型的提高。并且隨著系統(tǒng)開關(guān)頻率的提高，在單位時(shí)間內(nèi)工作次數(shù)的增加也會造成系統(tǒng)動態(tài)功耗的提高。

　　2 集成電路功耗估計(jì)

　　集成電路功耗估計(jì)可以用下式表示 ：

（ 3-1）

　　其中，P 為集成電路總功率的損耗，C 是系統(tǒng)的節(jié)點(diǎn)電容， 為集成電路系統(tǒng)的供電電壓，f 為系統(tǒng)的工作頻率，是系統(tǒng)狀態(tài)切換的參數(shù)，即單位周期內(nèi)系統(tǒng)狀態(tài)變化的平均次數(shù)， 為每次轉(zhuǎn)換過程中瞬間發(fā)生短路時(shí)電流中含有電荷的數(shù)量， 為系統(tǒng)開關(guān)管的漏電電流。

　　在公式 (3-1) 中， 代表電路的工作狀態(tài)發(fā)生變化時(shí)產(chǎn)生的功率損耗，也就是節(jié)點(diǎn)電容在狀態(tài)變化時(shí)對電流中電荷的充放電造成的功率消耗的大小，尤其在工作狀態(tài)變化頻繁的工作電路中，這種由于工作狀態(tài)變化產(chǎn)生的功率損耗占了主要的部分 ； 指的是系統(tǒng)發(fā)生短路時(shí)產(chǎn)生的功率損耗，這是由于系統(tǒng)發(fā)生短時(shí)的二極管或者三極管 PN 結(jié)瞬間導(dǎo)通產(chǎn)生的損耗，盡管這部分損耗發(fā)生的時(shí)間很短暫，但是由于短路電流很大，因此此損耗也不可忽視。 指的是系統(tǒng)泄漏電流造成的損耗，也就是系統(tǒng)的靜態(tài)損耗，在系統(tǒng)工藝水平基本固定的前提下，考慮降低系統(tǒng)的供電電壓，尤其在長時(shí)間處在靜態(tài)狀態(tài)下的系統(tǒng)中，這種靜態(tài)損耗不可忽視。由上面的分析我們可以知道，若是想降低集成電路的動態(tài)損耗，一方面可以通過降低節(jié)點(diǎn)電容和系統(tǒng)供電電壓的大小、并且在不需要特別精密的計(jì)算的前提下降低系統(tǒng)的工作頻率，另一方面可以通過降低系統(tǒng)節(jié)點(diǎn)的閾值，從而在靜止?fàn)顟B(tài)下降低系統(tǒng)的靜態(tài)損耗，尤其是系統(tǒng)泄漏電流無法很好預(yù)測和控制的前提下。通過對這些參數(shù)進(jìn)行改善，可以有效地控制集成電路的功率損耗，因此低功耗集成電路的設(shè)計(jì)的根本目的是對這些參數(shù)進(jìn)行有效的設(shè)計(jì)。

　　3 集成電路低功耗設(shè)計(jì)的策略

　　集成電路低功耗的設(shè)計(jì)是一個(gè)綜合性的問題，需要將系統(tǒng)分成多個(gè)層次，大的方面分為軟件和硬件層，在硬件層又可以分為多個(gè)層次，進(jìn)而在系統(tǒng)各個(gè)層次中通過使用不同的策略降低損耗，并且各個(gè)層之間通過配合從整體上降低系統(tǒng)的功率損耗，從而達(dá)到提升系統(tǒng)性能的特點(diǎn)。

　　下面介紹一些基本的低功耗設(shè)計(jì)的方式 ：

　　(1) 盡可能的降低系統(tǒng)芯片或者電路的面積和性能，通過系統(tǒng)指令的并行運(yùn)行以及模糊控制從而在軟件上對性能做出彌補(bǔ)，從而降低由于面積過大造成的系統(tǒng)功率損耗 ；

　　(2) 在系統(tǒng)時(shí)鐘上，關(guān)閉不使用的模塊時(shí)鐘，這些不參與系統(tǒng)正常運(yùn)行的模塊的時(shí)鐘應(yīng)該在系統(tǒng)初始化的時(shí)候盡可能的關(guān)閉 ；

　　(3) 由于可編程邏輯電路在功率損耗上要遠(yuǎn)遠(yuǎn)大于系統(tǒng)中專用的模塊電路，因此盡可能的使用專用的電路進(jìn)行功能的實(shí)現(xiàn) ；

　　(4) 對軟件算法進(jìn)行優(yōu)化，尤其對循環(huán)較多的算法進(jìn)行優(yōu)化可以降低對系統(tǒng)硬件的依賴 ；

　　(5) 開發(fā)新的集成電路產(chǎn)品工藝，從根本上解決由于工藝設(shè)計(jì)上的缺陷導(dǎo)致的電路的損耗過大。

　　在系統(tǒng)的工藝級別上，我們通過降低集成電路的體積，不僅能夠?qū)κ褂谜邅碚f有著更好的體驗(yàn)，更為系統(tǒng)的功耗降低加大了可能，但是這對系統(tǒng)實(shí)現(xiàn)其本來的功能提出了更高的要求。對系統(tǒng)集成度的增加使得系統(tǒng)中芯片數(shù)量減少或者數(shù)量降低，從而達(dá)到降低功耗的目的。與此同時(shí)，系統(tǒng)集成度的提高使得系統(tǒng)中線路損耗降低，進(jìn)一步減少了總功耗。上述兩個(gè)方法是在系統(tǒng)集成度提高的前提下進(jìn)行的。然而對于系統(tǒng)的供電電壓的降低仍然能夠有效地降低系統(tǒng)功耗，然而這種降低系統(tǒng)工作電壓的方式需要進(jìn)一步研制出體積更小的電平轉(zhuǎn)換電路。除了系統(tǒng)工作電壓外，二極管閾值電壓的改進(jìn)也是一個(gè)新的目標(biāo)。到現(xiàn)在，大多數(shù)集成電路的閾值電壓都設(shè)定在 0.7V 至 1.0V 之間，這種高閾值的電源造成了開啟功率損耗的增加。在 5V 的工作場合中，這種高閾值電壓可以降低漏電流的消耗，從而降低靜態(tài)功耗，而且在抗噪聲干擾上有著獨(dú)特的優(yōu)勢。然而在 3.3V 以及更低電壓的工作場合中，0.7V 顯然已經(jīng)造成了過多的功率損耗，并且在抗噪聲干擾方面已經(jīng)超過了限制，目前對降低二極管閾值電壓的研究已經(jīng)有許多研究成果。

　　4 結(jié)論

　　本文針對集成電路低功耗進(jìn)行了全面的分析，通過對功率損耗的產(chǎn)生以及功率損耗對集成電路的危害，提出了集成電路功率損耗的估算方式，并且給出了估算的公式，可以通過最快的速度對集成電路功耗進(jìn)行估算。文章的最后提出了集成電路降低功耗的措施，給出了降低功耗的目標(biāo)和方向。